漢德百科全書 | 汉德百科全书
IT-Times
***Datenschutz***Stargate-Projekt***Wichtige Aufsichtsbehörden*ACM-Turing-Preis*Bank- und Finanzdienstleistungen*IDE*IT-Sicherheit und Datenschutzpolitik*Regierung/Government3D-DruckAndroidAR/VRArtificial IntelligenceBig DataBlockchainCAD/CAE/CAM/EDA/PDM/PLMChat/Videokonferenzen/TelefonCloud ComputingCMSCNCComputeralgebrasystemundMathematikCRM/EAM/ERP/SRM/SCM/HCM/QM/XM/WFMCross-PlatformDatenanalyseDatenbankmanagementsystemeDrucker/Photocopier/ScannereBookeCommerceEnergietechnik-Software FahrerassistenzsystemeFPGAGames-IndustrieGaming ClubGrafiksoftwareundGrafiktablett Graphics card/Video cardHalbleitertechnologieHPCICIndustrial RobotInstant Messaging und VoIPInternet of ThingsLinux/UnixMainframeMCU MedizinMicrosoft WindowsMobile Networks Modernisierung der LandwirtschaftMotherboardMusikproduktionOperating SystemPayment SystemPCI-SIGPLC/DCS/FCS/SCADA/MES Präzisionsinstrument/Medizinische Ausrüstung/ForschungsausrüstungProduktionstechnik/Manufacturing TechnologiesProfessionelle MediensoftwareProgrammiersprache und FrameworkQuantum ComputingRoot name serverSensorSmartphoneSoziales NetzwerkStreaming MediaStreamprozessorSuchmaschinen/Search Engine TCP/IP ProtocolsTuring AwardVerarbeitungseinheiten - CPU, GPU, NPU, APU, TPU, VPU, FPGA, QPU, IPU, PICVersionsverwaltung/Version controlVerteiltes SystemVirtualisierung
IBM z14
Launched 2017 Designed by IBM Common manufacturer(s) GlobalFoundries Performance Max. CPU clock rate 5.2 GHz Cache L1 cache 128 KB instruction 128 KB data per core L2 cache 2 MB instruction 4 MB data per core L3 cache 128 MB shared Architecture and classification Technology node 14 nm Instruction set z/Architecture Physical specifications Cores 10
IBM z15
Launched 2019 Designed by IBM Performance Max. CPU clock rate 5.2 GHz Cache L1 cache 128 KB instruction128 KB dataper core L2 cache 4 MB instruction4 MB dataper core L3 cache 256 MBshared Architecture and classification Technology node 14 nm Instruction set z/Architecture Physical specifications Cores 12
Geschichte
IBM Deep Blue
Active 1995 (prototype) 1996 (release) 1997 (upgrade) Architecture 1995: IBM RS/6000 with 14 custom VLSI first-generation "chess chips" 1996: IBM RS/6000 SP with 30 PowerPC 604 "High 1" 120 MHz CPUs and 480 custom VLSI second-generation "chess chips" 1997: IBM RS/6000 SP with 30 PowerPC 604e "High 2" 200 MHz CPUs and 480 custom VLSI second-generation "chess chips" Operating system IBM AIX Space 2 cabinets Speed 11.38 GFLOPS (1997) Purpose playing chess
